DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

Image available 02633278

MANUFACTURE OF THIN FILM SEMICONDUCTOR DEVICE

PUB. NO.:

63-250178 [JP 63250178 A]

PUBLISHED:

October 18, 1988 (19881018)

INVENTOR(s): SHIMIZU NOBUHIRO

APPLICANT(s): SEIKO INSTR & ELECTRONICS LTD [000232] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

62-085378 [JP 8785378]

FILED:

April 07, 1987 (19870407)

INTL CLASS:

[4] H01L-029/78; H01L-021/20; H01L-021/263; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R096 (ELECTRONIC MATERIALS -- Glass Conductors); R097

(ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 715, Vol. 13, No. 62, Pg. 44,

February 13, 1989 (19890213)

ABSTRACT

PURPOSE: To improve an interface between a gate insulating film and a recrystallization semiconductor film and besides to improve a flat band voltage, by performing an annealing process in an atmosphere of oxygen before piling a gate insulating film.

CONSTITUTION: A semiconductor film 2 is piled on an insulating substrate 1 annealed with beam energy 3. In succession, a low resistance semiconductor film 4 of 0.1 .omega.cm or less in specific resistance is piled on a recrystallization semiconductor film 21, and only the low resistance semiconductor film 4 on source and drain regions is made to remain and activated by a beam annealing method. when a N channel TFT is manufactured, N type impurities are added. When a P channel TFT is manufactured, P type impurities are added. Thereafter photo-lithography is used to etch the recrystallization semiconductor film 21 and then to perform element isolation and next annealing is performed in an atmosphere of oxygen 5. This oxygen annealing may be performed at 400 deg.C to 600 deg.C for thirty minutes or more. A surface of a channel part in the recrystallization semiconductor film 21 is thus oxidized thinly, so that an interface of the channel part can be improved.

DIALOG(R)File 352:Derwent WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

007701620

Image available

WPI Acc No: 1988-335552/198847

Forming thin-film transistor on insulator - by annealing semiconductor

film in oxygen atmos, and depositing gate insulation film NoAbstract Dwg

2/3

Patent Assignee: SEIKO DENSHI KOGYO KK (DASE)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No

Kind Date Applicat No

Kind Date

Week

JP 63250178

Α

19881018 JP 8785378

Α.

19870407 198847 B

Priority Applications (No Type Date): JP 8785378 A 19870407

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 63250178

Α

Title Terms: FORMING; THIN; FILM; TRANSISTOR; INSULATE; ANNEAL;

SEMICONDUCTOR; FILM; OXYGEN; ATMOSPHERE; DEPOSIT; GATE; INSULATE;

FILM; NOABSTRACT

Derwent Class: L03; U11; U12

International Patent Class (Additional): H01L-021/20; H01L-027/12;

H01L-029/78

File Segment: CPI; EPI

⑲ 日本国特許庁(JP)

① 特許出願公開

[®] 公開特許公報(A) 昭63-250178

mint_Cl.

識別記号

庁内整理番号

@公開 昭和63年(1988)10月18日

H 01 L 29/78 21/20 21/263 27/12 3 1 1 F -8422-5F 7739-5F

7514-5F 審査請求 未請求 発明の数 1 (全4頁)

図発明の名称 薄膜半導体装置の製造方法

②特 頭 昭62-85378

愛出 顋 昭62(1987)4月7日

⁶⁷発明者 清水

信 宏

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

の出 願 人 セイコー電子工業株式

東京都江東区亀戸6丁目31番1号

会社

码代理人 弁理士最上 務 外1名

明 福 杏

1. 発明の名称

部膜半導体装置の製造方法

2. 特許請求の範囲

次の(a) ~ (d) からなる薄膜平率体装置の製造方法。
(a) 絶縁基板上に、非晶質または多結晶の半導体
膜を堆積した後、ビームエネルギーで前記半導体
膜をアニールして、再結晶半導体膜にする工程。

(山前記再結晶半導体膜上に、比抵抗0.1 公司以下の低抵抗半導体膜を堆積して、ソースとドレイン領域のみ残して、他をエッチングした後、ビームエネルギーにより、前記低抵抗半導体膜を活性化して、さらに低低抗にする工程。

(c) 君子を分離するために、前記再結晶半導体膜を島状にエッチングして、敵君雰囲気中で400 で~600 でで30分以上アニールする工程。

(d) 前記設索アニール後、ゲート組練膜を堆積した後、ソースとドレイン領域に、コンタクトホールを形成して、ゲート電極、ソース電極。ドレイ

ン電極を製作する工程。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、絶縁物上に薄膜トランジスタ (TFT) を製作する方法に関する。

(発明の概要)

本発明は、絶縁物上にTFTをビームアニールにより製作する工程において、ゲート絶縁脱堆積筋に、酸素雰囲気中でアニールをすることにより、フラットバンド電圧 (Vァo) を改善できるようにしたものである。

(従来の技術) ..

従来、ゲート語縁段堆積物に酸素雰囲気中での アニールを行わなかった。

(発明が解決しようとする問題点)

(作用)

特捌昭63-250178(2)

ゲート絶縁膜性積前に、酸素雰囲気中でアニールすることにより、ゲート絶縁膜と再結晶半毎体膜との界面が改善され、Visも改善される。

(実施例)

以下、図面によって本発明を説明する。第1図 (3)~(4)は、本発明の第1実施例の工程を説明する ための断面図である。

第1回回は絶縁落板1上に半導体膜2を堆積し、 ビームエネルギー3でアニールする工程である。 絶縁落版1の例としては、石英や無アルカリガラ スやアルカリなどの不純物を合んだガラスの変数 た絶線物をコートしてガラスからのでは、550 での を防止したものなどがある。ここでは、550 での プロセスが使用可能な原アルカリガラスを版との プロセスが使用可能は2の例は、多種のとかないでは、ないではなからのは、アモルファスを の堆積方法があるが、ここでで2000では、2000では コン(a-si)をプラズマで2000では、2000では コン(a-si)のする。 唯積 スは 空温 から約 400 での間に設定し、原料ガスは主にシラン(Sian)又は、ジボラン

再結晶アニールを行う。削記プレアニールと図様に、真空または窒素や不活性ガス雰囲気でAェレーザを使って、水素を除去した8-8~が溶融するエネルギー密度でピームエネルギー3を走査させる。この結果、半導体膜2は結晶化して再結晶 半導体膜21となる。

第1図のは、再結品半導体限21上に、比低抗0.1 Q ca以下の低低抗半導体膜4を堆積して、ソースとドレイン領域の低低抗半部体膜4のみをエッチングで残し、ビールにより活性化する。低低抗半部体膜4の例は、N型の不能物を設作する場合には、N型の不能物を認力では、N型の不能物を設定では、N型の不能物を設加する。 単位 ではいて、アチャネルでを製作する。 単位 ではいて、アチャネルでは、アラウンのでは、アラウンでは、アランでは、アラウンでは、アランでは、アラウンでは、アランでは、アランのでは、アランでは、アランでは、アランのでは、アランでは、アランでは、アランでは、アランでは、アランのでは、アランでは、アランでは、アランでは、アランでは、アランでは、アランでは、アランのでは、アランで

(B, H.) を0.5ppmから5ppm ドープしたガスを使用する。又、殿厚は1000 Aから3000 Aの間に設定するが、ここでは2700 Aにする。

次に半導体膜2をビームエネルギー3でアニールする例について説明する。アニール方法には、レーザや電子ビーム又はランプやヒータなどを用いた多数のエネルギー選があるが、ここではArレーザを使用してアニールする方法を述べる。

一般にブラズマCVD 法により堆積した。- s i には限中に水素ガスが含まれているため、このガスを除去するプレアニールを行うことで後述アニールを行うことで後で、アニールをはまっまし中の水素ガスが約500 で以上ではまっましたが知られており、この選及では空または空または空までよったである。例としては真空または空まやでであればないである。例としては真空または空素や不定である。例としては真空または空素や不定であればないである。例としては真空または空素や不定であればないである。例としては真空または空素や不定である。ができる。又、空素が囲気で550 で、1時間行っても十分である。続いて

又、P・a-Siの場合には、SiH。にジボラン(B・H。)を添加して堆積する。次にフォトリソ技術により、ソースとドレイン部分のみ残して他をエッチングして除去する。エッチング方法は、ドライエッチでもウェットエッチでもよいが、イフッ化メタン(CF。)と酸素(O:)との混合がスによるプラズマエッチで容易にできる。次にピームエネルギー3で低抵抗半率体膜4を活性化し、より低抵抗化して、コンタクトを良好にする。

第1図向は、フォトリソ技術により再結晶半期 体験21をエッチングして素子分離を行い、酸素 5 学班気中でアニールを行う工程である。エッチン グ例は、前述のプラズマエッチングにより容易に できる。酸素アニールは400 セ~600 セで30分以 上行えばよく、一例としては550 セで 1 時間アニ ールすれば十分である。この酸素アニールにより、 再結晶半導体膜21のチャネル部表面が存く酸化されて、チャネル部の界面が改善される。

第1図回は、ゲート絶縁膜6を堆積し、ソース とドレインのコンタクトホールをフォトリソ技術

特開昭63-250178(3)

で形成した後、ゲート電極7,ソース電極8,ド レイン電攝9を形成する工程である。ゲート絶縁 膜6は、各個CVD法。スパッタ法などで、シリ コン酸化酸(SiOx)やシリコン窒化膜(Si N x) などが堆積できる。ここでは、SiOxを プラズマCVD法で堆積する方法について説明す る。堆積温度は窓温から300 での間で、原料ガス はSiH。とN: Oを主に使う。 胶厚は、500 A から3000人の間で堆積する。堆積後、蛮奢雰囲気 中で550 で、1時間のアニールを行い、ゲート絶 経膜の膜質を向上させる。次にソースとドレイン 部分のコンタクトホールは、フォトリソ技術によ り形成した後、ゲート電振7.ソース電極B.ド レイン電極9を堆積する。堆積方法は、スパッタ や薔奇法があり、材料もAE-Si,Mo-Sl, W-SIなどの金属シリサイドがある。一例とし ては、マグネトロンスパッタ法でAL-SiをO. 5 μmから1μmで堆積する。

第2図(4)~(4)は、本発明の第2実施例の工程を 示す断固図である。第1実施例との違いは、ソー

工程を示す断面図、第3図(4)。(6)は本発明と従来の工程によるTFTの特性を説明するための図面である。

1 · · · 艳极基板

2・・・半部体膜

3 ・・・ビームエネルギー

4・・・低抵抗半導体膜

5 ・・・酸素

6・・・ゲート組縁数

て・・・ゲート電極

8・・・ソース電板

9・・・ドレイン電圧

21··· 再結晶半導体膜

41 · · · 低低抗領域


以上

出題人 セイコー電子工業株式会社 代理人 弁理士 最 上 務(他1名) スとドレインの低低抗領域41をイオン注入で製作する点である。一例としては、NチャネルTPTを製作する場合に、第2図的に示すようにリン(P)のイオン注入により、低低抗領域41を形成する。他の工程は、第1実施例と同じである。
【発明の効果】

本免明は、ゲート絶縁膜6を堆積する前に、腹葉アニールを行うことにより、チャネル部の界面が改善される。その効果は、第3図(0)、(0)に示すTPTの1。-V。 特性からわかる。第3図(0)は、酸素アニールを行わない従来の方法で、Vrs<0となって、V。-0での1。が10-VAと大きくなっている。酸素アニールを行った本急明の工程による特性は第3図(0)に示すようにVrs<0となり、V。-0での1。が10-1 Aと小さくなり、良い特性を示している。


4. 図面の簡単な説明

第1図(a)~(d)は木発明の第1実施例の工程を示す断回図、第2図(a)~(d)は本発明の第2実施例の




本発明の第1実施例のL程2示す 断面図 第 1 図


特開昭63-250178(4)



本先明の第2実施例の工程を示す断面回 第 2 回



(a) 本光明による特任の説明図



(b) 従来の方法による特性の起明図

製作したTFTのID-VG特性図 第 3 図